Содержание:

История развития электроники.
Цифровые интегральные схемы.
Основные классификационные признаки интегральных схем.
Логические элементы интегральных схем.
Основные характеристики и параметры базовых логических элементов серии интегральных схем транзисторно-транзисторной логики (ТТЛ).
Базовые логические интегральные схемы различных логик.
Интегрально-инжекционная логика (И2Л).
Эмиттерно-связанная логика (ЭСЛ).
Логические элементы на МОП-транзисторах.
Логические элементы на КМОП-транзисторах.
Сравнение серий цифровых интегральных схем.
Последовательность действий при проектировании любого цифрового устройства.
Применение логических элементов.
Введение.
Применение инверторов.
Триггеры.
Основные параметры триггера.
Асинхронные триггеры.
Синхронные триггеры.
Синхронный RSТ-триггер.
Синхронный RSТ-триггер с предварительной установкой триггера в начальное состояние.
Динамический RSТ-триггер.
Синхронный D-триггер.
Универсальный JK-триггер.
Счётный T-триггер.
Стандартные триггеры.
Пересчётные схемы и делители.
Основные параметры и классификационные.
Признаки счётчиков электрических импульсов.
Асинхронный счётчик на суммирование.
Асинхронный счётчик на вычитание.
Асинхронные счётчики с параллельным переносом.
Реверсивный счётчик.
Счётчики с произвольным коэффициентом пересчёта на базе ИС счётчиков.
Основные методы борьбы с «гонками».
Делитель частоты с искусственным порядком счёта.
Счётчики с недвоичным кодированием.
Счётчик в коде Грея.
Счётчик в коде «1 из N».
Счётчик Джонсона.
Состав серий ИС по счётчикам.
ИС асинхронных счётчиков и их использование.
Синхронный счётчик с асинхронным переносом.
ИС синхронных счётчиков.
Регистры.
Классификационные признаки регистров.
Параллельный регистр.
Регистр сдвига (последовательный регистр).
Регистр сдвига вправо.
Регистр сдвига влево.
Реверсивный регистр.
Кольцевой регистр сдвига вправо или влево с автоматической установкой циркулирующей по нему кодовой комбинации.
Универсальный регистр.
Способ наращиваемости регистров.
Функциональные узлы на базе регистров.
Комбинационные логические схемы без памяти.
Дешифратор/демультиплексор (DC/DMX).
Дешифратор (DС).
Демультиплексор (DMX).
Мультиплексоры (МUХ).
Универсальные логические модули.
Использование мультиплексоров.
Шифраторы (СD).
Метод организации различных арифметических кодов.
Способы организации DDК кодов.
Шифратор на один запрос.
Приоритетный шифратор.
Метод наращиваемости приоритетных шифраторов.
Кодопреобразователи (Х/У).
Код Грея.
Помехозащищёные коды.
Код с обнаружением и исправлением одиночной ошибки.
Простейшие помехозащищённые коды с обнаружением одиночной ошибки.
Арифметические устройства.
Полусумматор и полный сумматор.
Способы суммирования операндов.
Выполнение операции вычитания на сумматорах.
Одноразрядный двоично-десятичный сумматор.
Выполнение операций умножения и деления на сумматорах.
Метод ускоренного умножения.
Компаратор.
Синтез канала сигнала равенства А =В.
Специализированные арифметические операции.
Защита информации «по чётности».
Мажоритарный элемент.
Арифметико-логическое устройство (ALU).
Схемотехника цифровых устройств на программируемых логических матрицах (ПЛМ).
Схемотехника ПЛМ.
ПЛМ без памяти.
Организация на ПЛМ без памяти различных цифровых устройств.
ПЛМ с памятью.
Организация на ПЛМ с памятью.
Различных цифровых устройств.
Память.
Виды памяти и её параметры.
Типы постоянного запоминающего устройства.
Оперативное запоминающее устройство (ОЗУ).
Архитектура ОЗУ.
Элементная база запоминающих ячеек памяти ОЗУ.
Статическая ячейка памяти ОЗУ.
Динамическая ячейка оперативной памяти.
Четыре способа организации статического ОЗУ.
Сверхоперативная память (регистровая).
Адресная СОЗУ.
Безадресная СОЗУ.
Флеш-память.
Кэш-память.
Аналого-цифровые и цифроаналоговые преобразователи.
Классификация ЦАП и АЦП по принципу действия.
Принципы построения цифро-аналогового преобразователя.
Преобразователь кода в напряжение с использованием делителя напряжения ПКН на матрице с взвешенными сопротивлениями.
ЦЛП с промежуточным преобразованием.
Принципы построения ЛЦП.
Параллельные А ЦП.
Последовательное АЦП с ЦЛП в обратной связи.
АЦП с последовательным приближением.
Двухтактный интегрирующий АЦП.
Структура микропроцессора.